Согласно информации, предоставленной TSMC и опубликованной на ресурсе ComputerBase.de, «закон Мура», который предполагает удвоение плотности транзисторов на полупроводниках каждые полтора-два года, не всегда приносит ожидаемые результаты. В частности, 2-нм техпроцесс не улучшит масштабирование для ячеек памяти типа SRAM.

Хотя ранее на этот техпроцесс возлагались большие надежды, TSMC подтвердила, что производительность SRAM останется на уровне N3 и N5. При этом площадь одной ячейки SRAM на 3-нм и 5-нм техпроцессах составляет 0,021 квадратных микрометра, в то время как на более старом N7 — 0,026 квадратных микрометра.

Ячейки SRAM играют ключевую роль в современных процессорах, так как используются для формирования кеш-памяти. С учетом ограниченного прогресса в их масштабировании и роста новых функциональных блоков, связанных с ИИ, тенденция к увеличению площади чипов сохранится.

Кроме того, освоение техпроцесса N3P для чипов Nvidia Vera Rubin сталкивается с проблемами, связанными с высоким уровнем брака. TSMC, вероятно, внесет изменения в техпроцесс перед началом массового производства. Несмотря на трудности, освоение N3 первого поколения не сказалось существенно на компании, учитывая отсутствие конкуренции в этом сегменте.